背景：

金屬氧化物薄膜晶體管(TFT)為新興的透明和柔性微電子應(yīng)用提供了絕佳的機會。不幸的是，它們的性能受到與寄生效應(yīng)相關(guān)的限制的阻礙，例如寄生電極重疊電容和高接觸電阻，這會嚴重限制它們的動態(tài)行為。本文報道了一種制造共面自對準柵極(SAG)氧化銦鎵鋅(IGZO)晶體管的創(chuàng)新方法，該晶體管具有工程源/漏極觸點。制造過程從柵極電極/電介質(zhì)堆棧的沉積和圖案化開始，并使用有機自組裝單層(SAM)作為表面能改性劑對其進行功能化。隨后在柵極電極堆棧上沉積第二個金(Au)電極。在溫和的超聲處理下，通過自分層去除兩個電極之間的重疊區(qū)域，形成完美對齊的共面Au-Gate-Au電極。通過旋涂IGZO前體，然后進行快速光子燒結(jié)，完成器件制造。用Au/In和Au/ITO等雙金屬電極代替金源/漏極接觸，可以降低接觸電阻，并在不增加制造復(fù)雜性的情況下顯著提高晶體管性能。該方法具有高度可擴展性、穩(wěn)定性，并適用于其他半導(dǎo)體材料。

文獻介紹：

金屬氧化物具有一系列有利的物理特性，包括高載流子遷移率、可調(diào)能帶結(jié)構(gòu)、出色的光學透明度和機械柔韌性，因此在學術(shù)研究和工業(yè)界引起了極大關(guān)注。這些非凡的特性使金屬氧化物和化合物成為開發(fā)下一代（光）電子設(shè)備的主要候選材料。值得注意的是，氧化銦(In₂O₃)、氧化銦錫(ITO)、氧化銦鋅(IZO)和氧化銦鎵鋅(IGZO)已成為TFT中有前途的半導(dǎo)體或?qū)щ姴牧希靡嬗诟鞣N可擴展沉積技術(shù)的優(yōu)勢以及與現(xiàn)有互補金屬氧化物半導(dǎo)體(CMOS)技術(shù)的良好兼容性。在這些金屬氧化物中，尤其是IGZO，已成為平板顯示器TFT中領(lǐng)先的半導(dǎo)體通道材料。然而，隨著未來電子需求向高數(shù)據(jù)速率射頻（RF）轉(zhuǎn)發(fā)器和智能傳感器網(wǎng)絡(luò)發(fā)展，對具有增強性能的金屬氧化物TFT的需求日益增長，特別是在工作頻率（f_T）方面。

實現(xiàn)高f_T值需要解決幾個關(guān)鍵挑戰(zhàn)，主要與寄生效應(yīng)有關(guān)，包括柵極(G)和S/D電極之間的重疊電容和訪問電阻。這些寄生效應(yīng)已被確定為實現(xiàn)高速TFT的限制因素。已經(jīng)探索了各種策略來減輕這些影響。例如，已經(jīng)利用自對準U形或T形頂柵結(jié)構(gòu)來最小化G和S/D電極之間的重疊區(qū)域，從而減少寄生電容。然而，這些結(jié)構(gòu)通常會在側(cè)壁下方留下一個非柵極訪問長度，該長度等于側(cè)壁間隔層的厚度并充當訪問電阻，從而顯著降低設(shè)備的性能。此外，在這方面還提出了自對準底柵TFT結(jié)構(gòu)，其中大多數(shù)是使用背面曝光技術(shù)在透明基板上制造的。然而，這種方法引發(fā)了與現(xiàn)有工業(yè)TFT制造工藝的兼容性問題，并在精確控制電極分離方面帶來了挑戰(zhàn)。因此，隨后的自對準底部柵極TFT結(jié)構(gòu)表現(xiàn)出可重復(fù)性問題和一定程度的寄生電容和訪問電阻，限制了它們在高級電子應(yīng)用中的功能。因此，理想的器件幾何形狀是消除寄生電容的幾何形狀，這是通過消除G和S/D電極之間的所有重疊來實現(xiàn)的，同時通過將S/D電極拉近到G電極來降低訪問電阻。

接觸電阻(R_C)是金屬氧化物TFTs的另一個關(guān)鍵問題。例如，在存在肖特基勢壘的情況下，大多數(shù)載流子注入/提取可能被嚴重抑制，并且對于通道長度(Lch)低于100nm的導(dǎo)狀態(tài)，R_C可能主導(dǎo)總電阻(Rtotal)。因此，選擇金屬的S/D觸點強烈影響金屬氧化物TFT性能。采用與金屬氧化物半導(dǎo)體導(dǎo)帶具有良好費米能級對準的電極對于實現(xiàn)更有效的電子注入半導(dǎo)體和降低R_C至關(guān)重要。為此，在S/D金屬電極和通道材料之間插入超薄層如ITO、氧化鋅(ZnO)和摻鋁氧化鋅(AZO)作為中間層，以降低有效勢壘高度和降低R_C。然而，盡管具有很好的特性，但這種層間策略主要應(yīng)用于具有傳統(tǒng)結(jié)構(gòu)的金屬氧化物TFTs中，而它們在基于納米間隙的SAG TFTs中的作用仍未被探索。開發(fā)具有超低接觸電阻的納米間隙SAG金屬氧化物TFTs對于實現(xiàn)快速開關(guān)速度和低工作電壓的下一代金屬氧化物集成電路具有重要意義。

在此，我們開發(fā)了一種簡單的方法來制造具有雙層S/D電極的大規(guī)模納米間隙SAG IGZO晶體管。通過用非有機SAM修飾柵極/介電層，隨后沉積的S/D層可以在柵極/介電層上自對齊，在G和S/D之間形成≈17nm的納米隙。這種自對準過程消除了寄生電極重疊，并確保了超短距離，即G和S/D電極之間的納米間隙，從而使寄生電容和接入電阻最小化。我們在SAG結(jié)構(gòu)中引入雙層S/D電極，包括Au/In和Au/ITO，以進一步增強電子注入并降低接觸電阻。這些結(jié)構(gòu)與溶液處理的IGZO相結(jié)合，作為通道半導(dǎo)體，其沉積通過氙閃光燈的快速光子燒結(jié)處理。所得到的Au/ITO S/D電極SAG IGZO TFTs具有高電子遷移率(3.56cm²V^?1s^?1)、小亞閾值擺幅(80mVDec^-1))、高通斷電流比(≈106)、低接觸電阻12Ωcm、低工作電壓(<2V)和可忽略的工作滯后。這項工作展示了TFT技術(shù)的進步，并有望用于各種電子應(yīng)用，包括高頻電路等。

引用：https://onlinelibrary.wiley.com/doi/full/10.1002/adfm.202406044

本網(wǎng)站所發(fā)表內(nèi)容轉(zhuǎn)載時會注明來源，版權(quán)歸原出處所有（無法查證版權(quán)的或未注明出處的均來源于網(wǎng)絡(luò)搜集）。轉(zhuǎn)載內(nèi)容（視頻、文章、廣告等）只以信息傳播為目的，僅供參考，不代表本公眾號認同其觀點和立場。內(nèi)容的真實性、準確性和合法性由原作者負責。如涉及侵權(quán)，請聯(lián)系刪除，此轉(zhuǎn)載不作為商業(yè)用途